首页> 外文期刊>International Journal on Electrical Engineering and Informatics >Clock Gated Single-Edge-Triggered Flip-Flop Design with Improved Power for Low Data Activity Applications
【24h】

Clock Gated Single-Edge-Triggered Flip-Flop Design with Improved Power for Low Data Activity Applications

机译:具有低功耗的时钟门控单边沿触发触发器设计,具有更高的功耗

获取原文
           

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号