首页> 外文OA文献 >Effect of clock gating in conditional pulse enhancement flip-flop for low power applications

【2h】

Effect of clock gating in conditional pulse enhancement flip-flop for low power applications

机译：时钟门控在条件脉冲增强触发器中的效果低功耗应用

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Kuruvilla John; Vinod Kumar R. S.; Kumar S. S.;
展开▼
作者单位

展开▼
年度 2019
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Clock Gated Single-Edge-Triggered Flip-Flop Design with Improved Power for Low Data Activity Applications [J] . Imran Ahmed Khan, Mirza Tariq Beg International Journal on Electrical Engineering and Informatics . 2014,第3期

机译：具有低功耗的时钟门控单边沿触发触发器设计，具有更高的功耗
2. Low-Power Pulse-Triggered Flip-Flop Design With Conditional Pulse-Enhancement Scheme [J] . Hwang Y.-T., Lin J.-F., Sheu M.-H. Very Large Scale Integration (VLSI) Systems, IEEE Transactions on . 2012,第2期

机译：具有条件脉冲增强方案的低功耗脉冲触发触发器设计
3. Low-Power Clock Distribution Using a Current-Pulsed Clocked Flip-Flop [J] . Islam Riadul, Guthaus Matthew R. Circuits and Systems I: Regular Papers, IEEE Transactions on . 2015,第4期

机译：使用电流脉冲时钟触发器的低功耗时钟分配
4. Low Power Low Leakage Clock Gated Static Pulsed Flip-Flop [C] . A. S. Seyedi, S. H. Rasouli, A. Amirabadi, IEEE International Symposium on Circuits and Systems . 2006

机译：低功耗低泄漏时钟门控静态脉冲触发器
5. A novel double edge-triggered pulse-clocked TSPC D flip-flop for high-performance and low-power VLSI design applications. [D] . Pontikakis, Bill. 2003

机译：一种新颖的双边沿触发脉冲时钟TSPC D触发器，适用于高性能和低功耗VLSI设计应用。
6. Enhanced multi-colour gating for the generation of high-power isolated attosecond pulses [O] . S. Haessler, T. Balčiūnas, G. Fan, -1

机译：增强的多色门控可产生大功率隔离的阿秒脉冲
7. New clock gating techniques for low power flip-flops [O] . STROLLO A.G.M, NAPOLI E, D. DE CARO 2000

机译：用于低功率触发器的新时钟门控技术

Effect of clock gating in conditional pulse enhancement flip-flop for low power applications

著录项

引文网络

相似文献

相关主题

期刊订阅