法律状态公告日
法律状态信息
法律状态
2019-06-07
实质审查的生效 IPC(主分类):H03K3/012 申请日:20181121
实质审查的生效
2019-05-14
公开
公开
机译: 具有D型触发器的IC的自动时钟调整电路,用于数据接收-通过延迟时钟信号w.r.t将数据输入同步到时钟信号。门上升-下降和触发器=触发器转换设置时间
机译: 静态RAM器件的双倍数据速率输出锁存器具有边沿触发触发器,可输出DDR信号以与第二个时钟信号同步
机译: 数据保持电路用于边沿触发触发器的锁存电路,具有上拉/下拉路径,该上拉/下拉路径接收并与时钟同步地将输入数据作为上拉/下拉控制信号保留