首页> 外文期刊>Design & Test of Computers, IEEE >Computing and Minimizing Cache Vulnerability to Transient Errors
【24h】

Computing and Minimizing Cache Vulnerability to Transient Errors

机译:计算并最大程度地减少针对临时错误的缓存漏洞

获取原文
获取原文并翻译 | 示例

摘要

Using a cache vulnerability factor to measure the susceptibility of cache memories to transient errors at the architecture level can help designers make appropriate cost and reliability trade-offs at early design cycles. Two early write-back strategies can also improve the reliability of write-back data caches without compromising performance.
机译:在架构级别使用缓存易损性因素来测量缓存对瞬态错误的敏感性,可以帮助设计人员在早期设计周期内做出适当的成本和可靠性权衡。两种早期的回写策略也可以提高回写数据缓存的可靠性,而不会影响性能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号