机译:面积高效的双模融合浮点三项加法器
Anna Univ, Dept Elect & Commun Engn, Reg Campus, Coimbatore, Tamil Nadu, India;
PSG Coll Technol, Dept Elect & Commun Engn, Coimbatore, Tamil Nadu, India;
Anna Univ, Dept Elect & Commun Engn, Reg Campus, Coimbatore, Tamil Nadu, India;
Floating-point addition; Single precision; Double precision; Dual mode; FPGA; ASIC;
机译:融合浮点三项加法器
机译:双模式浮点加法器架构
机译:在浮点算术中的三术复发评估传说中多项式
机译:双模四重精密浮点加法器
机译:浮点FPGA加法器/减法器和乘法器的实现。
机译:面积/延迟优化的早期输出异步全加法器和相对定时的纹波进位加法器
机译:浮点融合乘法加法:减少浮点加法的延迟