首页> 外文期刊>IEEE Transactions on Circuits and Systems. II, Express Briefs >IIR digital filter design using minimum adder multiplier blocks
【24h】

IIR digital filter design using minimum adder multiplier blocks

机译:使用最小加法器乘法器模块的IIR数字滤波器设计

获取原文
获取原文并翻译 | 示例

摘要

Traditional methods for the design of fixed-point IIR filtersnsuggest the use of wave filters to reduce complexity. The application ofnmultiplier blocks, which exploit redundancy across the coefficients,nchanges the relationships between structures such that the cascadenstructure is most efficient. The use of variable wordlength methodsnresults in further complexity reduction
机译:设计定点IIR滤波器的传统方法建议使用波滤波器来降低复杂度。 n乘数块的应用利用了系数的冗余度,n改变了结构之间的关系,从而使级联结构最有效。使用可变字长方法可进一步降低复杂度

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号