机译:QCA串行并行乘法器(QSPM)设计,具有耗能分析
Univ Saskatchewan Dept Elect & Comp Engn Saskatoon SK S7N 5A9 Canada|Mawlana Bhashani Sci & Technol Univ Dept ICT Tangail 1902 Bangladesh;
Univ Saskatchewan Dept Elect & Comp Engn Saskatoon SK S7N 5A9 Canada;
Logic gates; Clocks; Energy dissipation; Delays; Microprocessors; Computer architecture; Finite impulse response filters; Serial-parallel multiplier (SPM); bit-serial adder (BSA); XOR gate; QCADesigner; QCAPro;
机译:使用具有功耗分析的新型1位全加法器设计量子点元胞自动机中的Baugh-Wooley乘法器
机译:具有功耗分析的高效量子点元胞自动机(QCA)乘累加(MAC)单元设计
机译:使用新型部分乘积发生器和4:2压缩器的紧凑型快速并行乘法器的设计和分析,用于高速DSP应用
机译:使用并行前缀加法器的高速华莱士树乘法器的VLSI电路设计与分析
机译:设计和分析几种用于将非常大的整数相乘的并行算法。
机译:海洋湍动能耗散率测量探头的设计与性能测试
机译:用电源耗散分析使用新型1位全加法器Quantum-Dot Cellulatia的Baugh-Wohey乘法器设计
机译:用被动耗能系统分析设计简化程序的开发与评价