机译:回跳以实现量化布尔逻辑可满足性
DIST―Universita di Genova, Viale Causa 13, 16145 Genova, Italy;
quantified boolean logic; satisfiability testing; automated reasoning;
机译:使用量化布尔可满足性的FPGA可编程逻辑块评估
机译:使用布尔可满足性进行故障诊断和逻辑调试
机译:布尔可满足性,用于最小宽度CMOS逻辑单元的高速布局综合
机译:用于量化布尔逻辑可满足性的后突变
机译:VLSI CAD中的伪布尔可满足性和量化布尔公式
机译:SPABBATS:一种基于布尔可满足性的途径发现方法有助于表征抑制突变体
机译:回跳以实现量化布尔逻辑可满足性