机译:利用等离子体形成和利用异质栅介质缩短栅电极来改善物理掺杂TFET静电行为的新方法
Indian Inst Informat Technol Design & Mfg, PDPM, Jabalpur, India;
Indian Inst Informat Technol Design & Mfg, PDPM, Jabalpur, India;
Indian Inst Informat Technol Design & Mfg, PDPM, Jabalpur, India;
Indian Inst Informat Technol Design & Mfg, PDPM, Jabalpur, India;
机译:用GE / SIGE / SI杂连接和杂栅电介质进行掺杂较少TFET的TCAD模拟,用于增强装置性能
机译:Ge / Si异质结异质结栅极PNPN TFET,具有异质介电盒,可改善I ON / I OFF
机译:线性调制功函数A_ΣB_(1-Σ)栅电极和Si_(0.55)Ge_(0.45)n +口袋掺杂,用于栅极堆栈垂直TFET的性能改进
机译:双栅极TFET中异质栅极电介质的半导体厚度依赖性设计
机译:使用远程等离子处理的栅极电介质和钝化层的氮化镓-电介质界面形成。
机译:X射线通过栅介质中的缺陷充电引起的静电石墨烯掺杂
机译:电极形状改善耐臭氧生成渗透压液体反应器