机译:PLL性能比较及其在扩频时钟发生器设计中的应用
Oscillator; LC VCO; Ring VCO; Phase locked loop (PLL); Spread spectrum clocking (SSC); EMI; Phase interpolator; Digital CMOS process;
机译:PLL性能比较及其在扩频时钟发生器设计中的应用
机译:通过校准频率偏差的5 GHz次采样基于PLL的扩频时钟发生器
机译:用于扩展频谱时钟发生器(SSCG)的6 GHz全数字锁相环
机译:一种宽扩展范围可编程扩频时钟发生器,使用ΣΔfractional-n pll
机译:一种新颖的双边沿触发脉冲时钟TSPC D触发器,适用于高性能和低功耗VLSI设计应用。
机译:在长老者中的钟表中的性能:规范性能与认知测试的比较以及与功能性能的关系
机译:全数字扩频时钟发生器,具有可编程扩频比,适用于soC应用