串行Turbo译码器窗口二分法改进与FPGA实现

摘要

提出了一种比滑动窗算法更为有效的窗口二分法,该算法在相同译码参数情况下比滑动窗时序节省更多的时间,同时消除了滑动窗时序所带来的码性能下降,将该算法应用于串行译码中,通过Matlab仿真,并用Vefilog语言硬件化,在Xilinx公司的XC3S 1500 FPGA上实现.结果表明,该算法降低了译码时延,并保证了码性能.