首页> 中文期刊> 《电子技术应用》 >一种改进Turbo码译码器的FPGA设计与实现

一种改进Turbo码译码器的FPGA设计与实现

         

摘要

提出了一种基于MAX-Log-MAP算法的更有效减小译码延时的方法,通过并行计算前向状态度量和后向状态度量,将半次迭代译码延时缩短一半,而译码性能没有损失,同时也减小了硬件实现中的时序控制复杂度.仿真表明,该方法有效降低了译码的延时,并且性能没有损失,具有较高的实用价值.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号