field programmable gate arrays; median filters; hardware description languages; FPGA implementation; bit-serial sorting algorithm; 3/spl times/3 window median filter; optimized nine-bit sorting network; VHDL; graphical environment; MAX+PlusII; ALTERA; logic cell; rank order filter; 37.59 MHz;
机译:用于实时立体声匹配的高效基于相似度的自适应窗口算法的FPGA实现
机译:基于FPGA的动态规划算法的省时分段技术
机译:基于DSP-FPGA的SVM算法的实时实现方法
机译:FPGA实现基于新的高效位串行排序算法的3 / SPL时间/ 3窗口中值滤波器
机译:基于FPGA的位串行和位并行数字滤波器系统的功耗。
机译:高效实现FPGA对基于LMS自适应滤波器的FECG提取
机译:用于实时立体声匹配的高效基于相似度的自适应窗口算法的FPGA实现
机译:基于FpGa的高效集群检测算法实现时间投影室偏振计中的条带检测器读出系统。