一种支持现场纠错的时序容错寄存器

摘要

时序错误检测与纠正(EDAC)技术可以有效消除数字电路设计中的时序余量.针对传统EDAC电路面积和性能开销较大的问题,提出一种低功耗现场纠错的时序容错寄存器(ESCFF).在传统寄存器基础上增加14个晶体管,通过检测主锁存器内部节点和输入端信号的差值获取时序错误信息,并利用时序借用完成现场实时纠错.基于SMIC 40 nm工艺,将该容错电路应用于国产自主设计的商用处理器CK802中,仿真结果表明:在0.6V的工作电压下,相比没有容错功能的基准设计,能耗节省47.5％,性能提升16.7％;相比基于Razor-Lite的EDAC技术,面积减少4.5％,能效提升10.6％.