基于FPGA的数字脉冲压缩系统实现

摘要

针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现.系统使用ADS5500完成14位、60 MSPS的数据采集,使用FPGA实现1024点的数字脉冲压缩.脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少.系统采用块浮点数据格式以提高动态范围,同时减小截断(或舍入)误差对输出信噪比的影响.