基于DSP/FPGA的多波形数字脉冲压缩系统硬件的研究与实现

摘要

现代雷达系统广泛采用脉冲压缩技术，用以解决作用距离与分辨能力之间的矛盾。脉冲压缩是指雷达通过发射宽脉冲，保证足够的最大作用距离，而接收时，采用相应的脉冲压缩法获得窄脉冲以提高距离分辨率的过程。同时，数字信号处理技术的迅猛发展和广泛应用，为雷达脉冲压缩处理的数字化实现提供了可能。 本文主要研究雷达多波形频域数字脉冲压缩系统的硬件系统实现。在匹配滤波理论的指导下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形频域数字脉冲压缩系统。该系统可处理时宽在42μs以内、带宽在5MHz以下的线性调频信号(LFM)，非线性调频信号(NLFM)和Taylor四相码信号，且技术指标完全满足实用系统的设计要求。 本文完成的主要工作和创新之处有：(1)基于双通道模数转换器AD10242设计高精度数据采集电路，为整个脉压系统的工作提供必要的条件。完成了前端模拟信号输入电路的优化和差分输入时钟的产生，以实现高精度采样。 (2)根据协议和脉压系统的工作要求，以基于FPGAEP1K100QC208完成系统控制，使整个脉压系统正确稳定地工作。同时以该FPGA生成双口RAM，实现数据暂存，以匹配采样速率和脉压系统频率。 (3)设计基于4片高性能ADSP21160M的紧耦合并行处理系统，以完成多波形频域数字脉冲压缩的全部运算工作。4片DSP共享外部总线，且各DSP以链路口互连，进行数据通信。各DSP还使用一个链路口连接到接口板DSP，将脉压结果送出。 (4)以一片ADSP21160M和一片EP1K100QC208为核心，设计输出板电路，完成数据对齐、求模和数据向下一级的输出，并产生模拟输出。 (5)调试并改进处理板和输出板。

目录

文摘

英文文摘

独创性声明和关于论文使用授权的说明

第一章绪论

1.1雷达发展概况

1.2脉冲压缩技术

1.3多波形频域脉冲压缩系统

1.4数字信号处理技术

1.5本文主要工作

1.6本章小结

第二章雷达信号基本理论

2.1最佳处理与匹配滤波

2.2模糊函数与分辨理论

2.3本章小结

第三章多波形频域数字脉冲压缩系统总体方案

3.1系统总体设计方案概述

3.2脉压子系统设计方案概述

3.3系统脉压信号概述

3.4数字脉冲压缩处理的方法概述

3.5频域数字脉冲压缩理论

3.5.1基本工作原理

3.5.2分段重叠处理方法

3.6本章小结

第四章主处理板的设计

4.1数字脉压处理板概述

4.2高精度数据采集

4.2.1 AD10242芯片

4.2.2前端输入电路设计

4.2.3采样时钟的产生

4.2.4数字地和模拟地

4.3逻辑控制及数据存储模块

4.3.1 EP1K100QC208芯片的选择

4.3.2 EP1K100QC208芯片简介

4.3.3 FPGA软件设计

4.3.4配置与下载

4.4 4DSP并行处理系统的设计

4.4.1 ADSP21160M简介

4.4.2 4DSP并行处理方案

4.4.3与控制板通信

4.4.4与输出板通信

4.4.5存储器接口设计与系统引导

4.4.6 JTAG链的设计

4.4.7时钟分配与配置

4.5 12层PCB板的设计

4.6本章小结

第五章输出板的设计

5.1输出板总体方案

5.2输出板单DSP系统设计

5.3 FIFO电路

5.4 FPGA内部求模方案

5.5 D/A转换电路设计

5.6无源滤波器的设计

5.7本章小结

第六章系统的调试与改进

6.1测试仪器及方法

6.2系统实物图及其调试说明

6.3系统调试与改进

6.3.1 DSP上电顺序问题

6.3.2 JTAG链的测试

6.4系统结果与性能

6.5本章小结

结论

参考文献

致谢

在学期间的科研成果和发表的学术论文