FPGA的SDR平台自适应泛速率综合器设计

摘要

针对SDR(软件无线电)硬件平台的开放性、通用性以及能面向多用户的要求,通过对Altera公司生产的EP3C40Q240系列FPGA芯片进行Verilog语言编程,采用Quartus ii软件设计了一种能实现对7路码速率介于32～230kbps之间的泛速率数字信号进行自适应复分接的方案。此外,在此复接合路的基础之上,分别通过AD9856及DM9000等专用芯片实现了无线及网络互通。