基于FPGA原语的低延时高速接口实现方法

摘要

现场可编程门阵列(FPGA)的原语是器件内最小组件,可直接调用以搭建功能的模块.针对当前FPGA内集成IP延时大的问题,在对I/O组件分析的基础上,提出了原语在高速接口中的应用方法,设计了可动态改变输出延时的PHY接口以及超低延时的高速接口,并通过仿真表明了该方法的有效性,最后提出利用原语实现低延时的DDR SDRAM高速数据接口方法,有效地降低了接口延时,满足了对延时要求高的应用需求.