一种基于D触发器的分频电路设计

摘要

分频器广泛应用于锁相环、时钟分配、仪器测量等领域,其噪声直接影响系统的指标.本文提出一种基于D触发器的简易分频电路,通过几种常见基础器件组合,获得低相位噪声的分频信号,有效弥补传统模拟分频技术构成复杂、低频难以处理的缺点以及解决传统数字分频技术严重恶化相位噪声指标的问题.本文设计实现10分频验证电路,测试了10MHz分成1MHz的输入输出信号的相位噪声指标,结果表明电路输出1MHz信号的近端相位噪声优化程与理论值一致.