D触发器

摘要： 设计了一种基于电流模逻辑结构(CML)具有宽频率覆盖范围的二分频器。针对CML电路无法在低频段稳定工作的问题,在传统的CML电路结构中加入了偏置电路,提高了电路的响应速度;并加入了差分结构的电容阵列,在高频段采用较低的输出电容负载,在低频段采用较高的输出电容负载,拓宽了分频器的工作频率范围;同时减少了开关管的使用,有利于降低芯片的面积和功耗。基于TSMC 0.18μm RF CMOS工艺进行了仿真验证。仿真结果表明,在电源电压为1.8 V,输入频率范围200 MHz~11 GHz的情况下,二分频逻辑功能正确,可实现宽的频率覆盖范围。

摘要： 全数字双混频鉴相技术(DDMTD)是一种高精度的相位检测技术,在White Rabbit中主要负责完成两路同周期信号的高精度相位差检测.在全数字双混频鉴相技术中,可以根据实际功能进行功能模块划分,信号采样放大模块中通常使用D触发器将输入信号的周期进行采样放大,但会存在明显的亚稳态问题.本文主要通过改进DDMTD中信号采样放大模块的设计方案来降低亚稳态对鉴相结果的影响,减小DDMTD相位差检测误差.实验采用40 MHz信号进行测试实验,经过原方案与改进方案的结果比对可以得出改进方案对于信号边沿毛刺问题的改善有着明显效果.

摘要： 以陀螺仪采集到的空间坐标系中的三轴角速度以及三轴加速度的测量为基础,经由STC8A8K64SA12单片机进行程序算法处理得到适用于控制的数据.同时为了减少小车功耗,简化结构复杂度,以一种较为简单的D触发器解码方式,通过计数的形式测量带光电编码器的电机的速度,进而通过PD算法控制电机,实现并控制一个平衡小车基本的平衡、速度以及转向.

摘要： 空间静电放电效应(SESD)和单粒子效应(SEE)是卫星设备异常的两个重要原因,但难以精确判断航天应用中产生的故障是由何种效应所导致.以130 nm SOI工艺D触发器(D flip-flop)链为试验对象,利用静电放电发生器和脉冲激光试验装置,通过改变辐射源能量、测试模式、拓扑结构以及抗辐射加固结构等试验变量,试验研究SESD和SEE引起软错误的异同规律特征,其试验结果可为故障甄别及防护设计提供支撑.

摘要： 研究多值忆阻逻辑电路,采用三值忆阻逻辑运算单元,设计了三值CMOS忆阻混合型D锁存器,该三值忆阻逻辑运算单元以CMOS和电阻异质结双极性晶体管(Resistor-Heterojunction Bipolar Transistor,R-HBT)负阻型忆阻器等效模型为核心,构成的三值CMOS忆阻混合型D锁存器包括4个三值忆阻与非单元和1个三值忆阻反相器,结构简单.在忆阻D锁存器的基础上,设计了上边沿触发的三值CMOS忆阻混合型D触发器,该D触发器为主从型结构.PSPICE仿真结果符合三值D触发器的逻辑功能,验证了设计的正确性.

摘要： 根据给定的功能,对时序逻辑电路进行设计,是数字电路课程的教学难点.以加法计数器的设计为例,详细介绍了其设计过程.采用D触发器进行加法计数器的设计,通过Simulink软件进行仿真,并对仿真结果进行分析.使用Simulink软件进行数字电路仿真和验证,不仅形象生动,让学生容易理解,而且可以节约成本.

摘要： M序列是一种伪随机序列,具有近似白噪声的性质且易于实现,在工程上常以M序列信号代替白噪声信号用于系统辨识.设计了两种不同的产生M序列信号的发生器,通过分析对比,提出了混合交互式实验的理念,并在实际应用中取得良好的实验效果.

摘要： 为了提高频率综合器的性能,基于源极耦合逻辑(Source Coupled Logic)电路设计了一种集成4/5分和8/9分的异步预分频器.通过分析SCL电路结构的工作原理和触发器的不同电路结构,在不降低电路工作频率和不增大电路功耗的前提下,利用模式控制电路和传输门将4/5分频器和8/9分频器集成在一个电路中,拓宽了分频器的输出分频范围.基于TSMC 0.18μm CMOS工艺,利用Cadence Spectre工具进行仿真.该预分频器在电源电压为1.8 V,尾电流源为50μA的条件下,电路最高工作频率可达8 GHz,功耗仅为6 mW.

摘要： 针对现有技术存在的不足,设计出基于RFID(Radio Frequency Identification,射频识别)技术的智能安防闭锁系统,该系统融合了RFID技术、物联网技术、人工智能技术、自动化控制技术,实现了安防闭锁系统的智能化、自动化物联工作;在设计时,构建出包括设备层、闭锁硬件层、闭锁工作层和管理层的安防闭锁系统,应用支持IEC 61850通信协议的通讯模块进行数据通讯,使得上层管理中心可以直接获取底层RFID设备信息;该系统还设计出包括标签、阅读器、数据管理系统的RFID射频智能锁,通过nRF905射频收发芯片实现安防故障数据的接收和发射,通过设置有D触发器的闭锁控制电路实现故障信号的接收,并控制PWM脉冲动作,执行闭锁动作;试验表明,文章研究的方法响应时间短,计算速度快,准确度高,稳定性好.

摘要： 分频器广泛应用于锁相环、时钟分配、仪器测量等领域,其噪声直接影响系统的指标.本文提出一种基于D触发器的简易分频电路,通过几种常见基础器件组合,获得低相位噪声的分频信号,有效弥补传统模拟分频技术构成复杂、低频难以处理的缺点以及解决传统数字分频技术严重恶化相位噪声指标的问题.本文设计实现10分频验证电路,测试了10MHz分成1MHz的输入输出信号的相位噪声指标,结果表明电路输出1MHz信号的近端相位噪声优化程与理论值一致.

摘要： 随着集成电路工艺尺寸的不断缩小,辐射引起的软错误已经成为影响芯片可靠性的重要因素之一.为了减轻辐射环境中D触发器受单粒子翻转的影响,本文实现了一种低开销的加固触发器(LHFF).该结构是基于时间延时的异构双模冗余设计,针对单粒子翻转进行防护.Spice模拟结果显示与其它加固触发器相比,LHFF在电路面积和功耗延迟积上有很大优势.

摘要： 随着集成电路工艺尺寸的不断缩小,辐射引起的软错误已经成为影响芯片可靠性的重要因素之一.为了减轻辐射环境中D触发器受单粒子翻转的影响,本文实现了一种低开销的加固触发器(LHFF).该结构是基于时间延时的异构双模冗余设计,针对单粒子翻转进行防护.Spice模拟结果显示与其它加固触发器相比,LHFF在电路面积和功耗延迟积上有很大优势.

摘要： 随着集成电路工艺尺寸的不断缩小,辐射引起的软错误已经成为影响芯片可靠性的重要因素之一.为了减轻辐射环境中D触发器受单粒子翻转的影响,本文实现了一种低开销的加固触发器(LHFF).该结构是基于时间延时的异构双模冗余设计,针对单粒子翻转进行防护.Spice模拟结果显示与其它加固触发器相比,LHFF在电路面积和功耗延迟积上有很大优势.

摘要： 随着集成电路工艺尺寸的不断缩小,辐射引起的软错误已经成为影响芯片可靠性的重要因素之一.为了减轻辐射环境中D触发器受单粒子翻转的影响,本文实现了一种低开销的加固触发器(LHFF).该结构是基于时间延时的异构双模冗余设计,针对单粒子翻转进行防护.Spice模拟结果显示与其它加固触发器相比,LHFF在电路面积和功耗延迟积上有很大优势.

摘要： 本文以互锁存储单元DICE结构为基础,设计了一种具有一定抗单粒子翻转能力的D触发器,并对该电路进行了仿真,与传统结构的D触发器相比,DICE结构的D触发器具有一定的抗单粒子翻转的能力,将来可以应用在具有抗辐射性能的粒子探测器读出芯片中.

摘要： 本文以互锁存储单元DICE结构为基础,设计了一种具有一定抗单粒子翻转能力的D触发器,并对该电路进行了仿真,与传统结构的D触发器相比,DICE结构的D触发器具有一定的抗单粒子翻转的能力,将来可以应用在具有抗辐射性能的粒子探测器读出芯片中.

摘要： 本文以互锁存储单元DICE结构为基础,设计了一种具有一定抗单粒子翻转能力的D触发器,并对该电路进行了仿真,与传统结构的D触发器相比,DICE结构的D触发器具有一定的抗单粒子翻转的能力,将来可以应用在具有抗辐射性能的粒子探测器读出芯片中.

摘要： 本文以互锁存储单元DICE结构为基础,设计了一种具有一定抗单粒子翻转能力的D触发器,并对该电路进行了仿真,与传统结构的D触发器相比,DICE结构的D触发器具有一定的抗单粒子翻转的能力,将来可以应用在具有抗辐射性能的粒子探测器读出芯片中.

摘要： 本文对两条D触发器链在不同的频率下进行辐射实验，分别是未经过抗辐射加固的D触发器链和经过SEU加固单元逻辑加固D触发器链，选择在100KHZ、1MHZ、10MHZ、50MHZ、100MHZ等五种工作频率下研究单粒子翻转截面与频率的相关性。最后发现当工作频率升高103倍之后，触发器链的翻转截面上升。非加固D触发器链的单粒子翻转饱和截面相对变化是6.3；加固D触发器链的单粒子翻转饱和截面相对变化是2.7,翻转饱和截面变化率降低。

摘要： 本文对两条D触发器链在不同的频率下进行辐射实验，分别是未经过抗辐射加固的D触发器链和经过SEU加固单元逻辑加固D触发器链，选择在100KHZ、1MHZ、10MHZ、50MHZ、100MHZ等五种工作频率下研究单粒子翻转截面与频率的相关性。最后发现当工作频率升高103倍之后，触发器链的翻转截面上升。非加固D触发器链的单粒子翻转饱和截面相对变化是6.3；加固D触发器链的单粒子翻转饱和截面相对变化是2.7,翻转饱和截面变化率降低。

摘要： 主锁存器(1)由静态电路形成，和从锁存器(2)由动态电路形成。与由静态电路形成的从锁存器相比，电路元件的数量可以比较少，从而可以减小主从触发器的尺寸和面积。由于主锁存器是由静态电路形成的，所以通过将主锁存器设定在数据保存状态，可以在待机时间期间稳定地保存数据。

摘要： 本发明实施例公开了一种T触发器和使用该T触发器的分频器，该T触发器包括四个传输门和三个反相器，四个传输门分别用两组相反的控制信号控制。本发明的实施例的T触发器可以由传统的16对MOS管减少为7对MOS管，从而大大减小了T触发器的占位面积。而且，分频器包括多个T触发器，并且前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CKB与CK，可以较易实现单时钟沿触发分频器。

摘要： 主锁存器(1)由静态电路形成，和从锁存器(2)由动态电路形成。与由静态电路形成的从锁存器相比，电路元件的数量可以比较少，从而可以减小主从触发器的尺寸和面积。由于主锁存器是由静态电路形成的，所以通过将主锁存器设定在数据保存状态，可以在待机时间期间稳定地保存数据。

摘要： 本公开涉及低功率单边缘触发触发器、以及借时间内部拼接触发器。一种共享时钟单边缘触发触发器的新家族，其将内部时钟器件的数目从8个减少到6个器件以降低时钟功率。静态通过门主从触发器与具有8个时钟器件的触发器相比没有性能惩罚，从而使能了显著的功率降低。触发器在主控级和从属级之间智能地维持相同极性，这使得能够共享主控三态和从属状态反馈时钟器件，而没有时钟和数据翻转的所有组合上的电荷共享的风险。因为这一点，触发器的状态保持不受干扰，并且对于电荷共享噪声是鲁棒的。也描述了一种多比特借时间内部拼接触发器，其使能了高性能借时间触发器中的扫描的内部拼接，而不会招致布局面积的增大。

摘要： 本发明涉及一种触发器、触发器系统及触发方法，包括霍尔电流传感器，用于将焊机电流信号转换成电压传感信号；模数转换器，用于对电压传感信号进行模数转换，生成数字电压感应信号；单片机，用于获取数字电压感应信号对应的电流波形的上升沿脉宽、下降沿脉宽和电流波形周期，并通过电流波形的上升沿脉宽、电流波形周期和第一预设延迟时间生成第一触发信号，触发高速相机拍摄熔池图像；或者，通过电流波形的下降沿脉宽、电流波形周期和第二预设延迟时间生成第二触发信号，触发高速相机拍摄焊缝图像，以确定焊接的稳定性或者焊接质量情况。

摘要： 本公开涉及D触发器以及包括D触发器的处理器和计算装置。提供了一种D触发器，包括：输入级，用于接收触发器输入；输出级，用于输出触发器输出；中间节点，设置于所述输入级的输出和所述输出级的输入之间，所述输出级接收所述中间节点处的信号作为输入；中间级，接收所述输入级的输出并提供输出到所述中间节点；以及反馈级，接收所述触发器输出，并提供反馈到所述中间节点，其中，所述反馈级具有逻辑高状态、逻辑低状态和高阻状态。

摘要： 本公开涉及D触发器以及包括D触发器的处理器和计算装置。提供了一种D触发器，包括：输入级，用于接收触发器输入（D）；输出级，用于输出触发器输出（QN）；中间级，用于经中间节点（B）接收输入级的输出，并提供输出到输出级；以及反馈级，接收所述触发器输出，并提供反馈到所述中间节点，其中，所述反馈级具有逻辑高状态、逻辑低状态和高阻状态，其中，所述触发器的输出与所述触发器的输入反相。

摘要： 本发明实施例公开了一种T触发器和使用该T触发器的分频器，该T触发器包括四个传输门和三个反相器，四个传输门分别用两组相反的控制信号控制。本发明的实施例的T触发器可以由传统的16对MOS管减少为7对MOS管，从而大大减小了T触发器的占位面积。而且，分频器包括多个T触发器，并且前一级T触发器的输出端Q与QB分别接到下一级T触发器时钟输入端口CKB与CK，可以较易实现单时钟沿触发分频器。

摘要： 本发明提供了一种D型触发器单元包括：第一两输入与非门、第二两输入与非门、第一反相器、第二反相器、第三反相器、以及第一D型触发器。本发明还提供了一种具有D型触发器单元的分频器，能够通过一组N位两进制数字信号M输入分频数，将其输入频率除以M+1，以生成输出频率。该具有D型触发器单元的分频器包括：N个级联的D型触发器单元，逻辑门电路以及内部复位电路。该D型触发器单元能用更少的器件实现较为复杂的电路，减少电路复杂程度和流片使用面积。该多位可编程、模块化的分频器能够实现从1到2N范围内的任意一个整数分频的，能够满足射频电路高速、结构简单的需求。

摘要： 本发明涉及一种实现可视化配置触发器的方法，包括：基于触发器的触发节点和当前动作节点的数据过滤需求，指定触发节点和当前动作节点执行数据过滤规则的触发字段，并配置对应的数据过滤规则；基于预先配置的数据过滤规则，执行所述触发器的对应节点的数据过滤规则时，先根据过滤值类型和过滤值得到匹配规则的参数，再通过匹配规则对触发字段的数据进行匹配。本发明将节点与过滤条件绑定，可以使过滤条件细化至每个节点，依托于触发器节点可见的优势，可以预见触发节点的触发条件和动作节点的数据过滤条件，配置触发器更加灵活方便。