高效缩1码模2n+1加法器设计与优化

吕晓兰

首页> 中文期刊> 《测控技术》 >高效缩1码模2n+1加法器设计与优化

高效缩1码模2n+1加法器设计与优化

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

针对目前存在的缩1码模2n+1加法器的优缺点,设计出一个有效的基于进位选择的缩1码模2n+1加法器.在模加法器的进位计算中,采用进位选择计算代替传统的进位计算,进位计算前缀运算量明显减少.分析和实验结果表明,对于比较大的n值,进位选择缩1码模2n+1加法器在保持较高运算速度的前提下,有效地提高了集成度.

著录项

来源
《测控技术》 |2014年第2期|127-129|共3页
作者
吕晓兰;
展开▼
作者单位

广东石油化工学院计算机与电子信息学院,广东茂名525000;

展开▼
原文格式 PDF
正文语种 chi
中图分类大规模集成电路、超大规模集成电路;
关键词
余数系统; 模加法器; 缩1码; VLSI;

相似文献

中文文献
外文文献
专利

1. 模2^n-2^k-1加法器高效VLSI设计与实现 [J] . 马上 ,叶燕龙 ,胡剑浩 . 微电子学与计算机 . 2010,第10期
2. 剩余数系统{2n+1,2n+1+1,2n}符号检测设计与优化 [J] . 吕晓兰 ,肖明 . 电子器件 . 2014,第004期
3. 一种快速浮点加法器的设计与优化方法 [J] . 刘哲 ,付宇卓 . 微电子学与计算机 . 2004,第12期
4. 基于Radix-4 Booth编码的模2n+1乘法器设计 [J] . 鄢斌 ,李军 . 通信技术 . 2015,第010期
5. 基于BoothCSD混合编码的模2n+1乘法器的设计 [J] . 王敏 ,徐祖强 ,邱陈辉 . 电子器件 . 2014,第002期
6. 基于Sparse-Tree结构的32位加法器设计与优化 [C] . 袁文波 ,李振涛 ,陈吉华 . 第十一届计算机工程与工艺全国学术年会 . 2007
7. B型量子对称空间作为u（so（2n+1））的模代数的实现 [A] . 张姣 . 2006

高效缩1码模2n+1加法器设计与优化

摘要

著录项

相似文献

相关主题

期刊订阅