异步算盘加法器设计

摘要

目的开发一种新型的高速低功耗加法器设计方案。以满足SOC对高速低功耗运算的需要。方法采用中国算盘算法,接口采用异步双轨握手协议,将算盘加法与异步自定时技术相结合,减少运算的进位产生,提高运算并行度。结果提出了一种新的高速加法器电路。测试结果表明,在SMIC 0.18μm工艺下,32位异步算盘加法器平均运算完成时间为0.957ns,其速度是同步串行加法器的6.747倍,是异步串行加法器的1.517倍和异步进位选择加法器的1.033倍。且电路平均功耗只有异步进位选择加法器的25%。结论中国算盘算法与异步自定时电路相结合的加法器电路,有很好的速度和功耗特性,有很广阔的应用和研究前景。