退出
我的积分:
中文文献批量获取
外文文献批量获取
乔瑞秀; 鲁华祥; 龚国良; 陈刚;
中国科学院半导体研究所高速电路与神经网络实验室,北京100083;
系统设计; IP核; 浮点数运算; 矩阵乘法;
机译:FPGA上的运行时可重新配置的多精度浮点矩阵乘法器知识产权内核
机译:基于FPGA的设计与实现固定和浮点数矩阵乘法器:审查
机译:具有可重配置流水线总线系统的线性阵列上的快速且处理器高效的并行矩阵乘法算法
机译:四元数计算的并行浮点矩阵乘法器的设计与实现
机译:分析驱动设计的可重配置逻辑中的并行浮点矩阵乘法。
机译:量子超并行矩阵乘法算法
机译:H-simd机器:用于矩阵乘法的可配置并行计算
机译:pringle:用于仿真CHip(可配置高度并行)计算机的并行处理器
机译:IP核,包含IP核和IP核设计程序的体系结构(Google翻译的机器翻译,不具有法律约束力)
机译:并行可配置IP设计方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。