机译:FPGA上的运行时可重新配置的多精度浮点矩阵乘法器知识产权内核
Natl Inst Technol Kurukshetra, Sch VLSI Design & Embedded Syst, Kurukshetra, Haryana, India;
Natl Inst Technol Kurukshetra, Sch VLSI Design & Embedded Syst, Kurukshetra, Haryana, India;
FPGA; Run-time-reconfigurable; Variable-precision; Vedic mathematics; Karatsuba;
机译:在FPGA上用于浮点双精度及更高乘法器
机译:FPGA的快速,高效浮点加法器和乘法器
机译:基于FPGA的浮点矩阵乘法的调度与调度分析。
机译:FPGA的浮点稀疏矩阵矢量乘积
机译:浮点FPGA加法器/减法器和乘法器的实现。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:用于FpGa的浮点稀疏矩阵向量乘法