基于FPGA的千兆硬件防火墙高速数据缓冲设计

摘要

千兆硬件防火墙将在网络安全体系中起到非常重要的作用，数据缓冲是连接MAC与规则匹配和状态检测的枢纽.高速数据缓冲的良好设计是突破吞吐速率瓶颈的关键.提出了一种基于FPGA的千兆硬件防火墙高速数据缓冲的实现方法，订制并精简了WISHBONE总线互连的方式，提出MAC与数据缓冲数据透明的设计方案从而大大提高通讯性能，给出了利用FPGA的BLOCK RAM实现同步/异步FIFO的一般方法，提出延迟判定和数据预取的方式解决空满判定和串联BLOCK RAM访问时延问题.高速数据缓冲的设计具有一定的通用性.