高速采样自适应滤波系统的集成设计与仿真

摘要

针对用分立器件构建的高速采样自适应滤波系统容易产生串扰等问题,提出了一种基于片内异步FIFO的集成设计方案.采用双通道高速AD器件AD9238作为输入级,用异步FIFO作缓存,用FPGA进行采样滤波控制.将异步FIFO、采样滤波控制器及自适应滤波器集成在同一FPGA上,并给出了电路图,实现了采样、自适应滤波的高速匹配控制,并在QuartusⅡ软件上进行了仿真.结果表明:该方案既能有效地降低高频可能引起的串扰,又能降低系统的成本.