用于高速PLL的CMOS电荷泵电路

摘要

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路.电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动.电路采用chartered 0.35 μm 3.3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3 V区间变化,其输出电流基本无变化,上下电流的失配率小于0.6%,具有很高的匹配性.在3.3 V电源电压下,电荷泵输出电压的范围为0～3.1 V,具有宽摆幅和低抖动(约0.2 mV)等优点,能很好地满足高速锁相环的性能要求.