基于40 nm CMOS工艺的高速SAR ADC的设计

摘要

基于40 nm CMOS工艺,设计了一种高速逐次逼近型模数转换器.本设计采用了非二进制冗余DAC技术来缓解ADC对建立时间和建立精度的要求,来提高ADC量化的准确性;采用带有预放大级的高速比较器来提高比较器的精度,同时减小后级Latch的回踢噪声,采用了两级Latch来进一步提高比较器的速度;采用基于锁存器的锁存单元来提高SAR逻辑控制电路的速度,并且采用了异步时序控制,不需要外部时钟,有利于提高SAR ADC的速度,并降低了设计的复杂度.设计的SAR ADC在160 MHz的采样频率下,在不同输入信号频率下均可以实现12 bit的量化精度,SFDR均在83 dB以上.