退出
我的积分:
中文文献批量获取
外文文献批量获取
冯胜民; 陈娟花; 王国林; 陈思兵;
63726部队;
时统设备; FPGA; B码产生器; 设计与实现;
机译:IRIG-B时间码显示的设计与实现
机译:基于多数逻辑码的高数据速率Turbo解码器的VHDL设计和FPGA实现
机译:IRIG-B时间码解码器的设计
机译:基于PCI总线的CPLD技术设计与实现IRIG-B码时间系统
机译:(127,119)Reed-Solomon码的迭代软判决解码器的FPGA实现
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:基于SOPC的IRIG-B码编码器设计
机译:基于单事件翻转发生率的基于sRam的FpGa设计中的容错实现
机译:分布式微处理器系统与基于宏单元的设计相接口,该设计实现为ASIC或FPGA面包板以及相关的通用总线协议
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。