机译:基于多数逻辑码的高数据速率Turbo解码器的VHDL设计和FPGA实现
机译:用于高数据速率应用的多数逻辑代码迭代解码器的完全并行架构的VHDL设计和FPGA实现
机译:用于高数据率应用的大规模逻辑代码涡轮解码的全并行架构的设计和FPGA实现
机译:LTE系统物理层下行链路Turbo编码器的FPGA 设计与实现 The Design and Implementation of Turbo Coder in the Physical Down-Link of LTE Systems Based on FPGA
机译:加权多数逻辑解码器的VHDL设计和FPGA实现
机译:基于脉动阵列的Viterbi解码器的FPGA设计和实现。
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:VHDL设计和FPGA LDPC解码器实现高数据速率
机译:基于块设计的多数逻辑可解码纠错码