首页> 中文会议>第八届国际广播电视技术讨论会(ISBT’2003) >基于FPGA的通用RS编解码器的VHDL设计方法

基于FPGA的通用RS编解码器的VHDL设计方法

摘要

本文利用VHDL中的枚举和函数重载功能定义伽罗华域中的各种"+"、"-"、"×"、"÷"运算,并且自定义了BCH解码中用到的函数和数据结构.这使得编写的程序更加接近理论上对RS码的描述,从而增加可读性,并且在程序调试时减少了工作量,提高了效率.仿真结果表明该方法具有实现容易的特点.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号