基于FPGA的压控晶振同步频率控制系统研究

摘要

晶振时钟信号存在长期稳定度差和累积误差的问题。给出了一种压控晶振同步频率控制系统的设计原理与方法。以FPGA为控制核心,通过秒脉冲高电平持续时间方法判断并消除干扰秒脉冲信号,用1个循环周期内累积偏差频率并计算平均偏差频率,以校准晶振输出信号频率。研究结果表明,该方案是可行的,利用2种方法消除了压控晶振受干扰和晶振存在累计误差等因素的影响,实现控制本地压控晶振输出频率,提高了晶振的长期稳定性,具有一定的实际应用意义。