一种压控晶振频率测试系统及方案

摘要

本发明一种压控晶振频率测试系统，包括测试板本体，测试板本体上分别设置有待测试压控晶振频率、标志频率源，待测试压控晶振频率、标志频率源通过锁相环进行锁相，锁相环输出符合要求频率及压控范围符合要求的压控晶振，锁相环能正常锁定，否则不能锁定，根据锁相环路输出锁相结果，完成压控晶振测试，测试板上采用多个锁相环，同时进行多路压控晶振测试，本发明可以同时进行多路压控晶振频率测试，可以提供压控晶振测试效率，降低测试成本，提高测试效率。

说明书

技术领域

本发明涉及压控晶振领域，具体涉及一种压控晶振频率测试系统及方案。

背景技术

压控晶振，通过外部频率调谐电压控制，输出用户需要频率，从而实现对接设备间频率同步的作用。随着智能设备、物联网普及，压控晶振被大量使用，对压控晶振的测试筛选设备需求也因此上升。

常对压控晶振进行频率测试采用频率测试设备(频率计或者计数器器)，分时单路对压控晶振进行逐一测试，频率测试设备存在设备价格较高，且分时测试效率较低，无法并行直接进行多个压控晶振进行同时测试。

发明内容

本发明的目的在于克服现有技术中存在的上述问题，提供一种压控晶振频率测试系统及方案。

为实现上述技术目的，达到上述技术效果，本发明是通过以下技术方案实现：

一种压控晶振频率测试系统，包括测试板本体，所述测试板本体上分别设置有待测试压控晶振频率、标志频率源，所述待测试压控晶振频率、标志频率源通过锁相环进行锁相。

优选地，所述锁相环输出符合要求频率及压控范围符合要求的压控晶振，锁相环能正常锁定，否则不能锁定，根据锁相环路输出锁相结果，完成压控晶振测试。

优选地，所述测试板上采用多个锁相环，同时进行多路压控晶振测试。

一种压控晶振频率测试方案，根据锁相环原理，对符合锁相要求的晶振，正常锁相，输入标准频率源，通过铷钟或北斗卫星等时钟源提供标准时钟，锁相环实现，前端输入标准频率处理为与被测试VCXO相同频率，降低锁相环模块功能要求，锁相环模块不用进行分频对准，直接进行鉴相比较，测试结果通过测试总线输出到上位机电脑进行记录，完成测试。

优选地，所述步骤S1:测试对一个10MHz，压控范围为±10ppm压控晶振，一个9MHz压控晶振进行测试，输出“1”，不符合锁相要求或者空位测试路，输出“0”，上位机直接读取测试结果总线，获得测试结果，第一路晶振通过测试。

优选地，所述步骤S2:一般时钟源提供为10MHz，若被测试VCXO与时钟源频率不一致，采用锁相方式，将测试频率与铷钟或卫星时钟锁相对齐后的时钟作为标准时钟输入测试系统，作为标准时钟。

优选地，所述步骤S3:锁相环模块采用CD4046等芯片进行实现，锁定后锁相电压为中心电压(一般为Vcc/2)，采用比较器直接判断比较，即可得出被测试VCXO是否可以被锁定，能被锁定则说明被测试VCXO是满足要求(压控范围，输出频率指标均正常)，否则就是故障品。

优选地，所述移动打桩台中部开设有供打桩锤自由进出的打桩孔。

有益效果：可以同时进行多路压控晶振频率测试，可以提供压控晶振测试效率，降低测试成本，提高测试效率。

当然，实施本发明的任一产品并不一定需要同时达到以上的所有优点。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1本发明多路压控晶振频率测试方案图结构示意图；

图2本发明压控晶振测试实施例示意图；

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

如图1-2所示，本发明为一种压控晶振频率测试系统，包括测试板本体，测试板本体上分别设置有待测试压控晶振频率、标志频率源，待测试压控晶振频率、标志频率源通过锁相环进行锁相，

其中，锁相环输出符合要求频率及压控范围符合要求的压控晶振，锁相环能正常锁定，否则不能锁定，根据锁相环路输出锁相结果，完成压控晶振测试，测试板上采用多个锁相环，同时进行多路压控晶振测试。

本实施例的一个具体应用为：一种压控晶振频率测试系统及方案，根据锁相环原理，对符合锁相要求的晶振，正常锁相，输入标准频率源，通过铷钟或北斗卫星等时钟源提供标准时钟，锁相环实现，前端输入标准频率处理为与被测试VCXO相同频率，降低锁相环模块功能要求，锁相环模块不用进行分频对准，直接进行鉴相比较，测试结果通过测试总线输出到上位机电脑进行记录，完成测试，测试对一个10MHz，压控范围为±10ppm压控晶振，一个9MHz压控晶振进行测试，输出“1”，不符合锁相要求或者空位测试路，输出“0”，上位机直接读取测试结果总线，获得测试结果，第一路晶振通过测试，一般时钟源提供为10MHz，若被测试VCXO与时钟源频率不一致，采用锁相方式，将测试频率与铷钟或卫星时钟锁相对齐后的时钟作为标准时钟输入测试系统，作为标准时钟，锁相环模块采用CD4046等芯片进行实现，锁定后锁相电压为中心电压(一般为Vcc/2)，采用比较器直接判断比较，即可得出被测试VCXO是否可以被锁定，能被锁定则说明被测试VCXO是满足要求(压控范围，输出频率指标均正常)，否则就是故障品。

在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料过着特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式，显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。