双机热备容错逻辑控制电路设计与仿真

摘要

针对传统数字电路系统冗余设计复杂、切换时间长、实现电路体积大等问题,提出一种双机热备容错逻辑控制电路的设计方案.使用VHDL语言设计、一片CPLD芯片实现工作微处理器系统的故障检测与主、备微处理器系统的实时切换等时序控制功能.时序仿真结果表明,该电路判断故障成功率高,切换时间短,可以满足强实时性嵌入式系统的双机热备冗余设计.在高可靠性的微机保护系统等应用场合,该硬件冗余设计方案具有工程设计指导意义.