FPGA中网络通信协议栈的裁剪及其全硬件实现

摘要

针对基于FPGA的嵌入式系统中软件网络协议栈需要内置CPU的不足,阐述了采用全硬件方式实现网络协议栈的必要性,并提出了适合的网络通信协议栈裁剪方案.该协议栈包含精简的UDP、IP、以及MAC层驱动,可完成常规的网络通信.协议栈完全采用硬件描述语言编写,并在FPGA中实现.实验结果表明,该协议栈只占用2K逻辑资源,能以100Mbps的速率在FPGA与PC之间进行数据传输,为基于FPGA的系统调试及运行提供了一种简易的高速通信手段.