用于高速高分辨率ADC的CMOS全差分运算放大器的设计

摘要

高性能全差分折叠式共源共栅型跨导运算放大器采用12位精度,60 MHz采样速率的模数转换器芯片,采用0.35 μm CMOS工艺,工作在3.3 V电源电压下.电路模拟结果表明,基于其独特的增益倍增结构,该运算放大器直流增益达到94.4 dB,驱动2 pF负载时,相位裕度为62°,单位增益带宽达到260 MHz,电路功耗为27 mW.