LDO低输出噪声的分析与优化设计

摘要

为了降低一款LDO芯片的输出噪声,对LDO的噪声特性进行分析,根据其噪声特点,提出了三种降低LDO输出噪声的方法,分别是改变LDO的电路结构,对带隙基准进行滤波,设计低噪声带隙基准.在综合考虑芯片的面积和功耗后,采用第三种方法对一款LDO芯片输出噪声进行优化,设计了一个低噪声带隙基准(Bandgap reference),在TSMC 0.35 μm 工艺下仿真表明,10 Hz到100 kHz之间的集成输出噪声(Integrated output noise)从原来的808 μV,降低到280 μV.采用低噪声带隙基准可以有效的降低LDO芯片的输出噪声.