首页> 中文期刊>电子器件 >一个适用于RFIC设计的RF MOSFET源漏电阻可缩放模型

一个适用于RFIC设计的RF MOSFET源漏电阻可缩放模型

     

摘要

提出了一个可用于0.18 μm CMOS工艺RF-MOSFET的源漏电阻的可缩放模型.采用了一种直接基于S参数测量的方法来准确提取端口的寄生电阻,该模型充分考虑了各种版图尺寸,如沟道长度,沟道宽度和栅极指头数目等参数的可缩放性.此后,该模型通过不同尺寸的共源连接RF MOSFET的测量和仿真的直流、小信号S参数特性比对,曲线达到了较好的吻合,表明我们的模型是精确而且有效的.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号