1.244-GHz、0.25-μm CMOS全差分锁相环倍频器设计

摘要

本文给出了一个基于TSMC0．25μm CMOS工艺设计的可变分频比锁相环倍频电路。电路采用电荷泵结构的锁相环实现，包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器，全部的电路单元均为差分结构。芯片总面积为0．67×0．67mm2。锁定范围约为320MHz，环路锁定时间约为50ns。