基于AD9954的DDS激励双PLL宽频带时钟合成模块的实现

摘要

利用直接数字频率合成法(DDS)和锁相频率合成法(PLL)相组合的时钟信号合成方法,来完成宽频带、低抖动时钟信号输出模块的开发.其中,采用FPGA完成对DDS芯片、PLL芯片和继电器相关控制引脚的信号控制,实现时钟信号的产生和选频分段输出.测试结果表明,模块输出的时钟信号满足预期的开发要求.