首页> 中文期刊> 《集成电路应用》 >多时钟域ASIC的可测性设计

多时钟域ASIC的可测性设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

大量的ASIC设计中都引入了多个时钟,而且时钟数量还呈不断上升的趋势.扫描设计与ATPG相结合的DFT策略是目前最广泛使用的结构化测试方法.该方法的基础是待测电路的同步行为,这恰恰是多时钟系统的DFT中诸多难题的根源.本文讨论了多时钟设计中常见的DFT与ATPG问题,并给出了推荐解决方案.

著录项

来源
《集成电路应用》 |2001年第6期|26-29|共4页
作者
王巍;
展开▼
作者单位

Synopsys Professional Service;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
多时钟; 可测性设计; MUX-DFF;

相似文献

中文文献
外文文献
专利

1. ASIC系统中跨时钟域配置模块的设计与实现 [J] . 杜旭 ,左剑 ,夏晓菲 . 微电子学与计算机 . 2004,第6期
2. ASIC后端设计中的时钟偏移以及时钟树综合 [J] . 千路 ,林平分 . 半导体技术 . 2008,第6期
3. 一种适用于ASIC的可测性设计标准单元库 [J] . 韩继国 . 集成电路应用 . 2014,第004期
4. ASIC集成电路的可测性设计与技术实现 [J] . 韩威 ,江川 . 计算机科学 . 2009,第004期
5. ASIC可测性设计中扫描路径的应用与分析 [J] . 陈江华 ,赵辉 ,卞林溪 . 山东大学学报：工学版 . 2003,第5期
6. ASIC后端设计中复杂时钟域的解决办法 [C] . 朱炯 . 2009四川省电子学会半导体与集成技术专委会学术年会 . 2009
7. 多时钟域SoC芯片可测性设计方案的研究及其具体实现 [A] . 刘珂 . 2003

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号