基于0.13μm CMOS工艺脉冲超宽带系统中高速低功耗ADC研究与设计

摘要

伴随着通信网络的迅猛发展，人们对于移动互联的需求渐渐增多，同时愈来愈希望可以随时随地高效率地获取信息资源，在这种背景下短距离无线网络技术逐渐成为研究热点。超宽带技术作为一种短距离无线传输手段，具有低的频谱密度、低功耗、低成本和高速率等优点，在移动终端、通信、计算机等领域显示出广泛的应用前景。基于脉冲超宽带体制，本文设计了一款应用于射频接收机与数字基带之间的高速低功耗模数转换器(ADC)。
　　脉冲超宽带系统采用窄脉冲信号（通常达到纳秒级）传输数据。信号本身具有极高瞬时信噪比且在时域上被高度压缩，为此我们采用低位宽取样接收处理方案。所谓低位宽取样接收处理方案，即是对接收到的窄脉冲先进行1～2比特的乃奎斯特采样量化，继而在数字基带中完成信号的接收解调工作。前期的理论研究结果表明在加性高斯白噪声信道中，相对于全精度匹配滤波的最佳接收方案，选用单比特采样接收方法的信噪比损失只有2dB。这在脉冲超宽带系统的整体设计上是可以被接受的，所以本次工作所设计的ADC分辨率取单比特。另外脉冲超宽带系统要求ADC采样速率不低于2Gsps，因此本次工作所完成的是一个单比特、采样速率为2Gsps的高速低功耗ADC。
　　根据脉冲超宽带系统所要求的电路指标，同时比较几种典型模数转换器的结构与性能，我们得出结论:全并行式ADC因其结构简单、采样速率快等特点，成为了脉冲超宽带系统中ADC结构的理想选择。
　　本次工作所设计的ADC采用非时间交替的全并行结构而无需额外增加通道失配校准电路。为了满足超宽带系统对于ADC高速低功耗的要求，我们模拟部分的电路结构采用了差分低摆幅的电流模式的逻辑。另外为解决高速ADC与较低速的数字基带电路之间传输速率不匹配的问题，我们设计出并行数据降速电路将ADC高速串行输出数据转换成500Mbps的并行数据。
　　本次设计的芯片最终采用TSMC0.13μm CMOS工艺实现流片。芯片最终测试结果表明该ADC芯片最高采样率达到2.5Gsps，单比特模数转换器最小分辨率为10mV。芯片核心电路面积为0.72 mm2，在1.2V电源供电下消耗功耗42mW。

目录

声明

摘要

插图目录

表格目录

第一章 绪论

1．1 研究背景及意义

1．2 超宽带概述

1．2．1 超宽带发展历史

1．2．2 超宽带定义

1．2．3 超宽带体制介绍和脉冲超宽带体制特点

1．2．4 超宽带发展趋势和研究现状

1．3 本文的工作和组织结构

第二章 电路指标的选取

2．1 脉冲超宽带体制

2．1．1 引言

2．1．2 脉冲超宽带波形

2．1．3 脉冲超宽带信号调制方式

2．2 脉冲超宽带BPSK调制相干系统整体结构

2．3 IR-UWB系统中模数转换器的设计指标

2．3．1 设计思路

2．3．2 设计指标

2．4 本章小结

第三章 模数转换器概述

3．1 模数转换器的基本工作原理

3．2 模数转换器设计中的常用术语

3．3 模数转换器基本参数

3．3．1 静态性能指标

3．3．2 动态性能指标

3．4 各种结构的模数转换器

3．4．1 全并行模数转换器(Flash ADC)

3．4．2 两步式模数转换器(Two-step ADC)

3．4．3 流水线型模数转换器(Pipeline ADC)

3．4．4 折叠型模数转换器(Folding ADC)

3．4．5 逐次逼近型模数转换器(Successive Approximation Register ADC)

3．5 不同结构的模数转换器性能比较

3．6 本章小结

第四章 脉冲超宽带系统中ADC设计

4．1 概述

4．2 电路总体结构

4．3 各模块电路设计

4．3．1 输入匹配电路

4．3．2 前置放大器

4．3．3 高速比较器设计

4．3．4 移位寄存器电路

4．3．5 时钟树电路

4．3．6 分频器电路

4．4 ADC电路整体仿真

4．5 本章小结

第五章 版图设计与芯片测试

5．1 版图设计

5．1．1 版图设计技巧

5．1．2 版图设计的其他因素

5．2 ADC版图及测试

5．2．1 第一次流片的芯片版图及测试

5．2．2 第二次流片的芯片版图及测试

5．3 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

致谢

攻读硕士学位期间发表的论文和参与的科研项目