声明
致谢
摘要
第一章 绪论
1.1 课题背景与研究意义
1.2 占空比校准电路的发展和动态
1.3 论文的主要工作及结构安排
第二章 10位1GSPS折叠插值ADC对时钟信号的要求
2.1 高速ADC简介
2.2 ADC的性能指标
2.2.1 时钟占空比对ADC的影响
2.3 时钟抖动对ADC的影响
2.3.1 时钟抖动的定义
2.3.2 时钟抖动的分类
2.3.3 抖动对ADC的影响
2.3.4 高速ADC对时钟抖动的要求
第三章 占空比校准电路的研究
3.1 占空比校准电路的性能指标
3.2 占空比校准电路类型和本文采用类型
3.2.1 模拟DCC
3.2.2 数字DCC
3.2.3 混合式DCC
3.2.4 本文DCC
3.3 占空比校准电路的关键电路研究
3.3.1 检测级
3.3.2 调整级
第四章 时钟占空比校准电路的设计与仿真
4.1 10位1GSPS折叠插值ADC的时钟系统
4.2 时钟占空比校准电路的架构和原理
4.3 占空比检测电路设计
4.3.1 积分器RC常数的确定
4.3.2 积分器的检测灵敏度和传输函数
4.3.3 积分器中运算放大器的设计
4.4 占空比调整电路设计
4.4.1 调整级的压控灵敏度
4.4.2 OTA的设计
4.5 时钟缓冲器设计
4.5.1 时钟缓冲器的电路设计
4.5.2 时钟缓冲器的仿真
4.6 占空比校准电路的线性模型
4.7 整体电路仿真结果与分析
第五章 总结与展望
5.1 总结
5.2 展望
参考文献
攻读硕士学位期间的学术活动及成果情况