3D芯片良率与测试成本研究

摘要

3D芯片通过硅通孔(Through Silicon Via，TSV)在垂直方向上堆叠多个相同或不同工艺的芯片，极大地提升了晶体管的集成数量，被认为是能够超越摩尔定律的一项重要技术。然而TSV在制造、减薄、绑定等过程易引入各类缺陷，且故障TSV多呈现聚簇分布，这会使得3D芯片良率远低于预期。同时，3D芯片测试过程复杂，由于失效绑定等因素会造成3D芯片的丢弃，使得测试成本相对较高。
　　本文针对以上问题，从TSV测试与容错的角度出发，在绑定前对TSV进行故障检测，筛选出故障TSV，减少在堆叠过程中由于引入故障TSV造成的3D芯片良率损失，提升3D芯片良率;同时，插入冗余TSV，容忍故障TSV，特别是聚簇故障TSV失效，通过TSV容错来实现3D芯片良率的提升。而对于测试成本高的问题，考虑在绑定中阶段合理优化堆叠次序，减少测试成本。本文主要贡献如下:
　　(1)提出基于游标环的绑定前TSV测试方法。TSV故障往往可以表现为延时故障，故障TSV会导致TSV网络传输延迟出现波动，相较于无故障TSV会产生传输延时偏差。本文采用游标法测量TSV传输延时偏差，两条环状游标延迟线分别接待测TSV和无故障TSV,通过比较两条延迟线的TSV传输延时，达到检测待测TSV是否发生故障的目的，并且将传输延时量化为数字码输出，可以反映TSV故障的程度。实验模拟结果表明，本方法可以检测精度高达10ps，能够有效检测小延时TSV故障。
　　(2)提出基于分区的TSV聚簇故障容错方法。将整个TSV阵列均分为四个区域，每个区域分别添加冗余TSV，当TSV故障发生聚簇时，各区域通过搜索从故障TSV指向冗余TSV的修复路径实现TSV聚簇故障容错。通过实验模拟发现，以8*8的TSV阵列为例，本方法良率高达99.88％，容错率提高了30.84％，时序开销减少了11.27％-20.79％。
　　(3)提出基于堆叠次序优化的绑定中测试成本缩减方法。与以往测试成本模型不同的是，本方法不仅考虑测试时间，还考虑在芯片堆叠过程中由于失效绑定造成的丢弃成本对测试总成本的影响。该优化方法通过改变3D芯片的堆叠次序，将失效率高的芯片置于底层优先堆叠，降低丢弃成本;并优化TAM(测试访问机制)带宽、TSV数目、测试功耗的分配，最小化已经确定堆叠次序的电路所需要的测试时间。实验模拟结果表明，本方法相对于金字塔、倒金字塔两种顺序堆叠方式，测试成本分别缩减了12.92％-13.71％和61.66％-63.09％。

目录

声明

致谢

摘要

插图清单

表格清单

第一章 绪论

1．1 3D芯片研究背景及意义

1．2 3D芯片良率及测试成本问题

1．2．1 3D芯片良率问题

1．2．2 3D芯片测试成本问题

1．3 3D芯片良率与测试成本的研究现状

1．3．1 3D芯片良率提升

1．3．2 3D芯片测试成本降低

1．4 本文主要工作和创新点

1．5 课题来源与本文的组织结构

第二章 TSV工艺技术及3D芯片的发展

2．1 3D芯片工艺技术

2．1．1 3D集成关键技术

2．1．2 TSV制造顺序

2．1．3 堆叠方式

2．1．4 绑定方式

2．2 TSV技术分类

2．2．1 按TSV功能分类

2．2．2 按TSV形状分类

2．3 TSV 缺陷与电气模型

2．3．1 TSV缺陷

2．3．2 TSV电气模型

2．4 TSV失效分析

2．4．1 TSV失效概率

2．4．2 TSV故障聚簇

2．4．3 TSV失效模型

2．5 3D芯片的发展

2．6 本章小结

第三章 3D芯片良率和测试成本概述

3．1 3D芯片良率损失

3．2 3D芯片测试架构

3．2．1 基于IEEE1500标准的3D芯片测试架构

3．2．2 基于IEEE P1838标准的3D芯片测试架构

3．3 TSV测试

3．3．1 环形振荡器测试TSV

3．3．2 脉宽缩减测试TSV

3．3．3 游标延迟线

3．4 TSV容错

3．5 测试成本建模

3．5．1 芯片良率模型

3．5．2 测试成本模型

3．6 本章小结

第四章 基于游标环的绑定前TSV测试

4．1 引言

4．2 游标环测试方案

4．2．1 故障TSV产生传输延时偏差

4．2．2 游标环测试电路

4．2．3 多TSV测试配置

4．2．4 基于游标环的TSV测试架构

4．3 实验与结果分析

4．3．1 实验设置

4．3．2 数字码的表示

4．3．3 电阻开路故障的检测

4．3．4 泄漏故障的检测

4．3．5 面积开销

4．3．6 TSV测试时间

4．3．7 TSV测试方案对比

4．4 本章小结

第五章 基于分区的TSV聚簇故障容错

5．1 引言

5．1．1 TSV聚簇故障导致良率降低

5．1．2 现有容错方法

5．2 研究动机

5．3 分区TSV容错方案

5．3．1 总体容错结构

5．3．2 开关的设计及修复路径的转移

5．3．3 修复算法

5．3．4 容错能力分析

5．4 实验与结果分析

5．4．1 容错能力及良率分析

5．4．2 时序开销分析

5．4．3 面积开销分析

5．5 本章小结

第六章 基于堆叠次序优化的绑定中测试成本缩减方法

6．1 引言

6．2 优化问题的描述

6．2．1 绑定中测试时间的优化

6．2．2 绑定中堆叠次序的优化

6．3 绑定中测试成本优化算法

6．3．1 优化算法中的数据结构

6．3．2 绑定中测试时间优化

6．3．3 绑定中测试成本优化

6．4 实验与结果分析

6．4．1 实验设置

6．4．2 TAM宽度的影响

6．4．3 TSV数目的影响

6．4．4 测试功耗的影响

6．4．5 堆叠规模的影响

6．5 本章小结

第七章 总结与展望

7．1 本文工作总结

7．2 未来工作展望

参考文献

攻读博士学位期间的学术活动及成果情况