声明
第一章绪论
1.1 研究背景与研究意义
1.2 国内外研究现状
1.2.1 AHB总线的研究现状
1.2.2 FeRAM 铁电存储器研究现状
1.3 论文主要工作
1.4 主要贡献和创新性
第二章验证方法学
2.1 System Verilog语言
2.2 验证基础
2.3 UVM验证平台
2.3.1 UVM 验证平台结构
2.3.2 UVM 平台的建立与运行
2.4 本章小结
第三章铁电存储器接口设计
3.1.1 铁电存储器接口的功能简介
3.1.2 铁电存储器接口配置寄存器功能
3.1.3 铁电存储器接口配置时间参数
3.2.1 铁电存储器接口整体架构
3.2.2 gsx_hp_ctrl模块
3.2.3 ahb_ctrl 模块
3.2.4 fifo 模块
3.2.5 scheduler模块
3.2.6 cfg_regs 模块
3.2.7 feram_if 模块
3.3 铁电存储器接口与 FeRAM的连接
3.3.1 接口与 FeRAM的连接
3.3.2 读操作的配置
3.3.3 页模式读操作的配置
3.3.4 写操作的配置
3.3.5 预充电模式
3.4 本章小结
第四章铁电存储器接口验证
4.1 铁电存储器接口验证方案
4.2 铁电存储器接口验证平台整体架构
4.3.1 接口
4.3.2 transaction事务类
4.3.3 驱动 driver
4.3.4 监控器 monitor
4.3.5 序列产生器 sequencer
4.3.6 代理 agent
4.3.7 寄存器模型 reg_model
4.3.8 计分板 scoreboard 和参考模型 reference model
4.3.9 环境 environment
4.4 本章小结
第五章测试与验证结果
5.1 测试用例分析
5.1.1 寄存器模型测试
5.1.2 数据传输测试
5.1.3 异常测试
5.2 仿真结果
5.2.1 寄存器模型测试结果
5.2.2 数据传输测试结果
5.2.3 异常测试结果
5.3 覆盖率的收集
5.4 本章小结
第六章总结
6.1 全文总结
6.2 不足与期望
致谢
参考文献
在学期间取得的与学位论文相关的研究成果
电子科技大学;