嵌入式双端口SRAM中读写干扰问题的研究

摘要

嵌入式静态随机存取存储器（SRAM）是现代SoC中的重要组成部分；伴随着工艺前进的脚步，对于SRAM的研究也从未终止过。其中双端口SRAM可以为系统提供更高的通信效率和并行性，随着系统吞吐率的提升，其应用也越来越广泛。
　　针对双端口 SRAM中的读写干扰问题，本文对嵌入式 SRAM的存储单元和外围电路做了全面的研究，清晰了SRAM读写操作的完整过程；从原理上对双端口 SRAM中存在的读写干扰问题进行了分析，并针对台积电28 nm工艺的双端口SRAM系列（TSDN28HPM）中的一个实例进行了仿真分析，发现其在工艺的6σ偏差处存在严重的写干扰问题；对该写干扰做了进一步的详细分析，根据其特点提出了一种字线脉冲控制方法，从而解决了该问题。
　　本文主要成果如下：首先，给出了28 nm工艺下嵌入式SRAM中灵活的跟踪电路和灵敏放大器的特性；其次，仿真得到了TSDN28HPM中由写干扰造成的写失败，以及该写干扰的时钟偏移相关性；最后，根据该时钟偏移相关性提出了一种字线脉冲控制策略，通过控制字线的起始有效时间和脉冲宽度解决了由写干扰造成的写入困难问题。采用台积电28 nm HPM制程，对电路在多个设计角进行了后端仿真验证，表明该方法可行有效。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1研究背景及意义

1.2国内外研究现状

1.3本文的主要工作与章节安排

第二章 SRAM基本电路结构研究与分析

2.1整体结构概览

2.2存储单元

2.3外围电路

2.4整体布局与时序

2.5本章小结

第三章 双端口SRAM中读写干扰问题的研究

3.1读写干扰的原理分析

3.2读写干扰的仿真分析

3.3本章小结

第四章 字线脉冲控制解决双端口SRAM中的写干扰

4.1方法的提出

4.2方法的实现

4.3方法的验证

4.4本章小结

第五章 总结与展望

5.1总结

5.2展望

参考文献

附录

致谢

攻读硕士期间所发表论文