半导体芯片的静电防护电路及其失效分析

摘要

静电放电(简写为ESD)是集成电路(简写为IC)在制造、运输、以及使用过程中经常发生并导致IC芯片损坏或失效的重要原因之一。工业调查表明大约有40％的IC失效与ESD/EOS(过强的电应力)有关。因此，为了获得性能更好更可靠的IC芯片，对ESD开展专门研究并找到控制方法是十分必要的。随着芯片尺寸的持续缩小，ESD问题表现得更加突出，己成为新一代集成电路芯片在制造和应用过程中需要重视并着力解决的一个重要问题。作为改进ESD防护设计过程中的重要环节，失效分析技术在提高集成电路的可靠性方面具有重要作用。随着现代集成电路集成度的不断提高，失效分析的难度越来越大，必须要有更加先进准确的设备和技术，配合合理的失效分析步骤，才能提高分析的成功率。
　　 本文中从介绍电子工业中静电放电的四种主要试验模型：人体模型、机械模型、器件充电模型和电场感应模型入手，详细论述了片内ESD保护结构中常用的器件、片上ESD保护结构的设计、版图的设计以及ESD工艺的相关性及其设计策略，还提出了静电放电保护区的设计思想和发展趋势，并且借助EDX、SEM、SAM、Light-emission等分析手段，观察总结了集成电路的常见ESD失效机理和失效模式，并以实际案例辅助说明，找出最佳的ESD失效分析方案，从而为进一步探索与完善IC制造工艺中ESD综合防治对策奠定技术基础。

目录

文摘

英文文摘

声明

第一章绪论

1.1引言

1.2电子元件的可靠性

1.3 ESD失效

1.4我国电子行业ESD防治技术现状

1.5中美两国ESD失效分析研究现状及比较

1.5.1失效模式和失效机理

1.5.2失效分析的研究对象

1.5.3失效分析所采用的技术手段

1.6课题内容、背景与意义

第二章集成电路静电放电的基本概念

2.1静电放电的原因及其危害

2.2静电放电的过程及其模型

2.2.1人体模型(Human-Body Model，HBM)

2.2.2机器放电模型(Machine Model，MM)

2.2.3器件充电模型(Charged-Device Model CDM)

2.2.4电场感应模型(Field-Induced Model，FIM)

2.3静电放电的测试

第三章ESD的防护电路

3.1介绍

3.2片内ESD保护结构中常用的器件

3.2.1电阻

3.2.2传统的二极管

3.2.3双极型晶体管

3.2.4 NMOS型晶体管

3.2.5场管

3.2.6可控硅SCR

3.3片上ESD保护结构的设计

3.3.1输入ESD保护方法

3.3.2输出保护

3.3.3电源、地的保护

3.3.4 CMOS内部电路的保护

3.4版图的设计

3.5 ESD工艺的相关性及其设计策略

3.5.1掺杂浓度的影响

3.5.2 LDD工艺的影响

3.5.3栅氧化层的影响

3.5.4孔和硅化物工艺的影响

第四章集成电路失效分析

4.1绪论

4.1.1引言

4.1.2电子元件的可靠性

4.1.3失效分析概述

4.2集成电路失效分析的方法与技术

4.2.1引言

4.2.2光学显微分析

4.2.3红外显微分析

4.2.4声学显微分析

4.2.5液晶热点检测技术

4.2.6光辐射显微分析技术

4.2.7微分析技术

4.2.8电性测量

4.2.9功能检测

4.2.10微探针

4.2.11化学刻蚀

4.2.12离子刻蚀

4.3失效分析中的化学方法

4.3.1引言

4.3.2封装的去除

4.3.3去除passivation(钝化层)

4.3.4芯片的剥层

4.4失效分析的流程

第五章ESD防护失效分析

5.1 ESD失效分析

5.2 ESD失效分析案例

第六章结论与意义

参考文献

致谢