首页> 中文学位 >槽型SOI LDMOS集成功率器件及其保护电路
【6h】

槽型SOI LDMOS集成功率器件及其保护电路

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

1.1 SOI技术概述

1.2 SOI功率器件与保护电路的研究现状

1.3本文的主要工作及创新点

第二章 槽型SOI LDMOS集成功率器件结构的研究

2.1 结构与工作机理分析

2.2器件参数对耐压和比导通电阻的影响

2.3槽型SOI LDMOS与常规结构的比较

2.4槽型SOI LDMOS的测试电路

2.5 本章小结

第三章槽型SOI LDMOS的过温、过流保护电路设计

3.1过温保护电路设计

3.2过流保护电路设计

3.3本章小结

第四章 工艺实现、版图设计和测试

4.1 SOI材料制备

4.2 槽型 SOI LDMOS与CMOS电路兼容工艺设计

4.3 槽型 SOI LDMOS器件及其驱动电路版图的设计

4.4流片及测试

4.5本章小结

第五章 结论

致谢

参考文献

攻硕期间取得的研究成果

展开▼

摘要

SOI(Semiconductor-On-Insulator) LDMOS(Lateral-Double-diffusion-MOSFET)具有泄漏电流低、开关速度快、易于集成、驱动电路简单等优点,在智能功率集成电路领域有广泛的运用。但是“硅极限”限制SOI LDMOS的发展。
  根据摩尔定律,芯片的集成密度不断提高,功率密度也随之增加,这在功率集成电路尤为明显。人为的失误或者意外可能导致负载过载或者输出短路,导致芯片失效。为了保护芯片,电路中集成保护电路势在必行。
  为缓解 SOI LDMOS耐压和比导通电阻的矛盾关系,本文提出一种槽型 SOI LDMOS功率器件,其具有两个特征:一是漂移区中有介质槽,二是采用延伸到埋层的槽栅。介质槽有以下两个作用:介质槽中的SiO2的低介电系数使其电场高于Si中的电场,提高器件耐压;折叠漂移区,减小器件尺寸。槽栅一方面在其侧面形成积累层而减小导通电阻,另一方面实现高低压器件之间的隔离。文中研究了漂移区长度为3μm槽型SOI LDMOS的比导通电阻Ron.sp(specific on-resistance)、耐压BV(breakdown voltage)和动态特性。相同元胞尺寸下,槽型SOI LDMOS与SOI C-LDMOS(Conventional-LDMOS)相比,BV提高156%,Ron.sp降低35%;在相同的击穿电压下,槽型SOI LDMOS元胞尺寸减少54%,Ron.sp减少74%。
  本文设计了一种过温保护电路和过流保护电路。利用工作在亚阈值区的MOS的△VGS的正温度及阈值电压的负温度系数特性来设计过温保护电路。过流保护电路具有高电源抑制比、大迟滞范围和低功耗的特点。该过温保护电路无需三极管,适用于P阱CMOS(Complementary MOS)工艺。过温保护电路电源抑制比为90dB、上升沿的阈值温度为150℃、下降沿的阈值温度为110℃,有效防止热振荡。本文设计的过流保护电路采用以源端为输入端的单管 MOS作为比较器,具有电路简单、采样误差小、适用于低边功率器件的特性。过流保护电路的并联采样管对输出电流进行采样,将采样电流转化为电压信号,其过流阈值电压只有0.1V~0.3V,所以电流采样误差小。过流保护电路在输出电流为额定电流的150%时采取过流保护。
  本文提出一个适合于槽型SOI LDMOS并与常规CMOS兼容的工艺流程。设计了功率集成电路的版图,并进行流片、测试。流片的槽型SOI LDMOS采用3×3微米的介质槽。槽型SOI LDMOS的测试单管耐压为170~190V、阈值电压为3V,在栅压为10V时输出电流为22mA。本文还分析了测试中发现的问题、提出解决方案,并改进版图,第二次流片即将完成。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号