基于FPGA的多模多通道相参信号源设计

摘要

本文针对现有通用信号源功能不能满足专用设备的测试需求，设计了一种基于FPGA和高速DAC技术相结合的多模多通道相参信号源的方法。该信号源充分利用低成本、高性能的 FPGA逻辑资源丰富、速度快、可用管脚多、DDS IPCORE精度高以及可编程并行处理等特点，产生多通道任意波形且相位可控的中射频信号，并通过高速 DAC实现数模转换。同时，利用带有第二奈奎斯特区输出功能的高速 DAC，如 AD9119/AD9129，实现超奈奎斯特输出，用于产生输出频率更高的更高的信号。
　　本研究主要内容包括：⑴介绍了FPGA产生多模式信号的设计结构。为解决DAC转换速率远高于现有 FPGA器件的工作时钟的问题，详细介绍了一种并行DDS信号产生方式。根据DAC的转换速率，设计了并行信号产生过程中所需要的并行通道数量，然后基于 FPGA的硬件资源与实现方法，详细设计了各模式信号产生的结构，最后利用 Verilog HDL语言对信号产生结构进行编程与仿真分析，用于验证编写的Verilog HDL语言程序的正确性。⑵介绍了多模多通道相参信号源的硬件设计平台。根据多模多通道相参信号源的技术指标要求，详细介绍了一种基于FPGA、高速DAC、两级同步相位校正的硬件电路的设计方案，并详细介绍了两级多通道相位同步的设计方法与实现方式。并根据DAC的特性参数以及奈奎斯特第一区、第二区及第三区的输出频率响应特性，通过切换 DAC工作时钟，扩展了输出信号频率范围，避免了输出信号频率在0.5倍采样率、1倍采样率及1.5倍采样率附近时，输出功率较小的现象。⑶试了多模多通道相参信号源的输出。根据多模信号的数学原理及仿真分析结果、多模信号的产生方法，在硬件平台上分别测试了多模信号的输出频谱，以及多通道同步信号的输出时域波形，测试结果与理论分析一致，从而验证了设计方法的可行性与正确性。

目录

声明

主要缩略词对照表

第一章 绪 论

1.1 引言

1.2 课题背景及意义

1.3 国内外研究现状

1.4 本文的主要内容与结构安排

第二章 调制信号仿真实现分析

2.1 引言

2.2 信号仿真分析

2.3 小结

第三章 信号的Verilog HDL仿真

3.1 引言

3.2 并行实现方式分析

3.3 多模信号实现分析

3.4 本章小结

第四章 硬件平台设计及测试结果分析

4.1 引言

4.2 硬件平台设计分析

4.3 多模信号测试结果

4.4 本章小结

第五章 结论

5.1 本文的主要工作及其意义

5.2 下一步的主要工作

致谢

参考文献