文摘
英文文摘
论文说明:符号说明、插图清单、附表清单
上海交通大学学位论文原创性声明及版权使用授权书
第一章绪论
1.1互连—深亚微米集成电路设计的瓶颈
1.2论文结构
1.3参考文献
第二章芯片设计流程
2.1传统的VLSI设计流程
2.2以互连为核心的设计流程
2.2.1互连规划
2.2.2互连综合
2.2.3互连布局
2.2.4互连优化
2.3小结
2.4参考文献
第三章互连的寄生参数
3.1互连寄生参数的几何模型
3.1.1电阻R
3.1.2电容C
3.1.3电感L
3.2工艺缩小后互连寄生参数的变化
3.2.1电阻R随工艺缩小的变化趋势
3.2.2电容C及电感L随工艺缩小的变化趋势
3.3提取互连寄生参数
3.3.1两等长并行导线的自感和互感公式
3.3.2两不等长并行导线的互感公式
3.3.3整个导线的自感
3.4小结
3.5参考文献
第四章互连线的建模
4.1互连线的分类
4.2计算延迟的理论背景
4.2.1CMOS驱动器的等价电路模型及模型参数
4.3局部互连
4.3.1导线特征
4.3.2局部互连延迟的计算
4.3.3局部互连耦合线及去耦技术
4.3.4实验
4.4半全局互连
4.4.1导线的特征
4.4.2计算延迟
4.4.3半全局互连耦合线及去耦技术
4.4.4实验
4.5全局互连
4.5.1导线的特征
4.5.2典型的全局互连线
4.5.3与传输线效应相关的几点因素
4.5.4计算全局导线的延迟
4.5.5全局耦合导线
4.5.6实验
4.6小结
4.7参考文献
第五章与互连相关的时序问题
5.1实现纳米级芯片设计的时序收敛
5.1.1硅虚拟原型
5.1.2物理综合
5.1.3布线
5.1.4设计收敛
5.2信号完整性
5.2.1串扰
5.2.2电源噪声及检测电路
5.3小结
5.4参考文献
第六章互连优化
6.1缓冲器插入
6.1.1当前缓冲器插入技术的发展现状
6.1.2缓冲器插入算法
6.1.3实验
6.1.4延迟模型对缓冲器插入技术的影响
6.1.5算法的拓展
6.2长互连线的均匀分段技术
6.2.1实验
6.2.2最佳缓冲器数量
6.3小结
6.4参考文献
第七章本文的主要结论
致谢
攻读博士学位期间发表过的论文列表